職位描述
任職要求：
1. 熟悉Verilog RTL Design、Simulation、Synthesis、STA、Scan/ATPG等相關(guān)DFT Design Flow
2. 有DCG-SPG Flow、High-Performance CPU/GPU PPA Optimization、Memory BIST、Back-end Flow、Low Power Flow、Constraint Integration相關(guān)經(jīng)驗(yàn)佳
崗位職責(zé) ：
負(fù)責(zé)High-Performance CPU Front-end Flow、Performance/Power/Area(PPA) Optimization、Design-For-Test (Scan/MBIST)、Function/DFT/STA Verification、Advanced Flow Development
企業(yè)介紹
瑞晟微電子成立于2001年12月，位處蘇州工業(yè)園區(qū)金雞湖東沈滸路，投資總額5,000萬美元，以集成電路設(shè)計(jì)為主要業(yè)務(wù)，主要產(chǎn)品為芯片。其中，研發(fā)人員占公司總?cè)藬?shù)的九成以上，超過七成研發(fā)人員為碩博士學(xué)歷。本著以人為本，企業(yè)與員工共同成長的信念，每位研發(fā)人員在進(jìn)公司后，公司隨即對(duì)其進(jìn)行為期3個(gè)月至半年的集成電路設(shè)計(jì)教育訓(xùn)練，而后再以on-job training方式，讓同仁透過學(xué)習(xí)獲得成長，由此顯見公司對(duì)于產(chǎn)品研發(fā)方面的重視程度。未來，在中國半導(dǎo)體產(chǎn)業(yè)蓬勃發(fā)展的基礎(chǔ)上，瑞晟微電子將致力于半導(dǎo)體集成電路的研發(fā)、芯片的銷售與集成電路設(shè)計(jì)人才的培育，以期在全球半導(dǎo)體產(chǎn)業(yè)上占有一席之地。
