崗位職責(zé)：
負(fù)責(zé)SSD控制芯片的驗(yàn)證，搭建通用驗(yàn)證平臺，制定和執(zhí)行驗(yàn)證計(jì)劃，并且監(jiān)督驗(yàn)證質(zhì)量。
1.基于verilog/sv/UVM搭建芯片系統(tǒng)級和模塊級的驗(yàn)證平臺；
2.根據(jù)芯片的系統(tǒng)設(shè)計(jì)文檔，制定芯片的驗(yàn)證計(jì)劃；
3.制定芯片系統(tǒng)級和模塊級的驗(yàn)證流程，監(jiān)督芯片系統(tǒng)和模塊的驗(yàn)證進(jìn)度，并對驗(yàn)證質(zhì)量進(jìn)行管控；
4.編寫驗(yàn)證平臺，驗(yàn)證計(jì)劃和驗(yàn)證經(jīng)驗(yàn)總結(jié)等相關(guān)文檔；
5.隨時(shí)解決芯片驗(yàn)證過程中有關(guān)驗(yàn)證平臺和EDA工具出現(xiàn)的問題；

技能要求：
1.精通Verilog和System Verilog語言；
2.熟悉使用VCS,NC-Verilog,modelSim等主流EDA仿真工具；
3.熟悉芯片設(shè)計(jì)流程和UVM驗(yàn)證方法學(xué)，可以使用UVM搭建芯片模塊和系統(tǒng)級驗(yàn)證平臺；
4.有較強(qiáng)的技術(shù)文檔撰寫能力;
5.熟悉CVS或者SVN版本控制軟件;
6.熟悉PLI/VPI/DPI，能夠獨(dú)立搭建co-simulation平臺
7.精通Linux/Unix環(huán)境，熟練掌握Perl(或者Python)和Unix Shell腳本語言
8.熟悉C/C++語言；
9.具有較強(qiáng)的溝通和學(xué)習(xí)能力，有較強(qiáng)的承受壓力的能力；

工作經(jīng)驗(yàn)要求:
碩士學(xué)歷，1-3年相關(guān)工作經(jīng)驗(yàn)，參與至少1個(gè)ASIC/SOC項(xiàng)目的流片經(jīng)驗(yàn)

瑞晟微電子成立于2001年12月，位處蘇州工業(yè)園區(qū)金雞湖東沈滸路，投資總額5,000萬美元，以集成電路設(shè)計(jì)為主要業(yè)務(wù)，主要產(chǎn)品為芯片。其中，研發(fā)人員占公司總?cè)藬?shù)的九成以上，超過七成研發(fā)人員為碩博士學(xué)歷。本著以人為本，企業(yè)與員工共同成長的信念，每位研發(fā)人員在進(jìn)公司后，公司隨即對其進(jìn)行為期3個(gè)月至半年的集成電路設(shè)計(jì)教育訓(xùn)練，而后再以on-job training方式，讓同仁透過學(xué)習(xí)獲得成長，由此顯見公司對于產(chǎn)品研發(fā)方面的重視程度。未來，在中國半導(dǎo)體產(chǎn)業(yè)蓬勃發(fā)展的基礎(chǔ)上，瑞晟微電子將致力于半導(dǎo)體集成電路的研發(fā)、芯片的銷售與集成電路設(shè)計(jì)人才的培育，以期在全球半導(dǎo)體產(chǎn)業(yè)上占有一席之地。