一边作爱一边吃下面视频,骚逼女人爱操逼,日本天天高潮大片免费看,日韩 亚洲 欧美 高清

好獵頭網(wǎng)-中高級人才獵頭網(wǎng)站!服務(wù)熱線:400-1801-668 好獵頭   |   登錄 注冊
首頁   >  

人才求職

 關(guān)鍵詞
所屬行業(yè)
請選擇所屬行業(yè)
職位類別
請選擇職位類別
工作地區(qū)
請選擇工作地區(qū)
學(xué)歷要求
工作經(jīng)驗
共為您找到 職位
  • FPGA硬件開發(fā)工程師-電...

    面議 | 北京市 | 本科 | 1年以下

    發(fā)布于:2023-11-30 | 投遞后:10天內(nèi)反饋

    上崗條件:1、熟悉Verilog編程語言,具有良好的編程經(jīng)驗;2、具有l(wèi)attice系列或altera系列芯片的開發(fā)設(shè)計經(jīng)驗;3、至少會一種PCB設(shè)計開發(fā)軟件;4、2年以上Verilog編程經(jīng)驗者優(yōu)先;5、有板卡設(shè)計、機器視覺系統(tǒng)信號設(shè)計經(jīng)驗者優(yōu)先;6、有強烈的責(zé)任心、...
  • FPGA邏輯工程師

    10-24萬 | 北京市 | 本科 | 1-3年

    發(fā)布于:2023-11-30 | 投遞后:10天內(nèi)反饋

    1、211院校本科以上學(xué)歷,電子或通信類專業(yè),碩士優(yōu)先。2、有兩年以上工作經(jīng)驗和扎實的數(shù)字電路基礎(chǔ),具有豐富項目實踐經(jīng)驗。3、能熟練使用VHDL或verilog硬件描棕語言及相關(guān)開發(fā)調(diào)試工具,能夠獨立完成FPGA/DSP開發(fā)及驗證工作.4、熟l練掌握XILINX和Alt...
  • FPGA工程師

    28-70萬 | 北京市 | 本科 | 1-3年

    發(fā)布于:2023-11-30 | 投遞后:10天內(nèi)反饋

    職責(zé)描述:1. 負(fù)責(zé)Xilinx FPGA ZynqMP相關(guān)技術(shù)開發(fā),實現(xiàn)Camera MIPI、VDMA、HDMI等底層驅(qū)動;2. 負(fù)責(zé)圖像預(yù)處理在FPGA中實現(xiàn),包括格式轉(zhuǎn)換、去噪、濾波、插值、裁剪等工作;3. 移植CNN深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò),并進(jìn)行優(yōu)化;4. 使用SP...
  • FPGA電氣工程師

    面議 | 長春市 | 本科 | 1年以下

    發(fā)布于:2023-11-30 | 投遞后:10天內(nèi)反饋

    工作職責(zé):1、負(fù)責(zé)光電信號采集、傳輸和處理等的FPGA模塊程序開發(fā)設(shè)計工作;2、負(fù)責(zé)FPGA代碼編寫及工藝文件編寫;3、負(fù)責(zé)FPGA技術(shù)模塊驗證方案編寫;4、負(fù)責(zé)FPGA技術(shù)模塊在產(chǎn)質(zhì)量問題跟蹤與改進(jìn)。任職要求:1、通信、電子、電氣、自動化、測控、計算機軟件等相關(guān)專業(yè)2...
  • FPGA工程師

    10-12萬 | 重慶-九龍坡區(qū) | 本科 | 1-3年

    發(fā)布于:2023-11-29 | 投遞后:10天內(nèi)反饋

    崗位職責(zé):1、負(fù)責(zé)影像探測器等方面的FPGA模塊開發(fā);2、負(fù)責(zé)FPGA模塊設(shè)計文檔、接口文檔及仿真測試文檔的編寫;3、負(fù)責(zé)部分FPGA相關(guān)的硬件設(shè)計、RTL代碼及仿真測試向量的編寫;4、負(fù)責(zé)各測試階段中FPGA方面的測試和支持;5、已有設(shè)備的技術(shù)支持。任職要求:1. 本...
  • FPGA開發(fā)工程師

    11-20萬 | 無錫市 | 本科 | 1-3年

    發(fā)布于:2023-11-29 | 投遞后:10天內(nèi)反饋

    職責(zé)描述:1.基于FPGA的基因數(shù)據(jù)處理算法的設(shè)計實現(xiàn),負(fù)責(zé)FPGA硬件代碼的編寫、模塊設(shè)計以及仿真驗證;2.對待加速的算法進(jìn)行需求分析,制定滿足性能指標(biāo)的加速設(shè)計方案,構(gòu)建加速平臺,實現(xiàn)待加速算法的FPGA設(shè)計;3.開展待加速的算法的實現(xiàn)功能的驗證與后期維護(hù),分析并解...
  • FPGA開發(fā)工程師

    面議 | 成都市 | 本科 | 1-3年

    發(fā)布于:2023-11-29 | 投遞后:10天內(nèi)反饋

    職責(zé)描述:1.根據(jù)算法或需求文檔,完成基于FPGA的數(shù)字信號處理代碼開發(fā)和驗證;2.信號處理板的接口的調(diào)試和測試;3.與軟件工程師配合完成系統(tǒng)調(diào)試。任職要求:1.3年以上相關(guān)工作經(jīng)驗;2.精通verilog代碼coding和FPGA開發(fā),尤其是算法到FPGA硬件的實現(xiàn);...
  • 高級FPGA設(shè)計工程師

    16-24萬 | 深圳市 | 碩士 | 1年以下

    發(fā)布于:2023-11-29 | 投遞后:10天內(nèi)反饋

    崗位職責(zé):1.設(shè)計符合項目質(zhì)量要求的邏輯架構(gòu)和邏輯代碼,完成邏輯代碼的調(diào)試、測試;2.分析定位并解決測試和生產(chǎn)中發(fā)生的相關(guān)邏輯問題,并對邏輯開發(fā)項目進(jìn)行總結(jié),按要求輸出相關(guān)項目文檔;3.按照公司要求完成邏輯相關(guān)技術(shù),包括傳感器應(yīng)用技術(shù)研究工作,并按要求輸出研究成果。任職...
  • FPGA硬件工程師

    10-14萬 | 合肥市 | 本科 | 1年以下

    發(fā)布于:2023-11-29 | 投遞后:10天內(nèi)反饋

    崗位職責(zé):1、根據(jù)研發(fā)需求,完成FPGA器件選型、方案設(shè)計、邏輯設(shè)計、仿真和調(diào)試;2、參與完成射頻控制系統(tǒng)的聯(lián)合調(diào)試;3、撰寫所負(fù)責(zé)系統(tǒng)的設(shè)計文檔、測試文檔及說明文檔等。任職要求:1、通信工程等相關(guān)專業(yè);2、熟悉a或Xilinx器件,熟練掌握VerilogHDL編程語言...
  • FPGA工程師

    12-18萬 | 青島市 | 本科 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    職位描述:1、參與雙目立體視覺技術(shù)相關(guān)產(chǎn)品中的FPGA開發(fā)工作;2、按照項目需求,完成給定FPGA工程的設(shè)計、開發(fā)、測試和優(yōu)化;3、編寫所負(fù)責(zé)的研發(fā)工作中的相關(guān)設(shè)計文檔和說明性材料。招聘要求: 1、學(xué)歷: 本科及以上學(xué)歷,碩士、博士優(yōu)先考慮;2、專業(yè): 電子信息和通信工...
  • FPGA工程師(視訊產(chǎn)品部...

    20-26萬 | 深圳市 | 本科 | 3-5年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    招聘單位:深圳市迪威視訊股份有限公司招聘職位:FPGA工程師 (視訊產(chǎn)品部) 工作職責(zé):1. 參與研發(fā)項目的立項,系統(tǒng)架構(gòu)及方案制定;2. 分解系統(tǒng)需求,負(fù)責(zé)FPGA需求分解、設(shè)計、驗證;3. Verilog/VHDL代碼編寫、仿真、時序約束/分析;4. 編寫相...
  • FPGA硬件工程師

    10-19萬 | 北京市 | 本科 | 1年以下

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    上崗條件:1、熟悉Verilog編程語言,具有良好的編程經(jīng)驗;2、具有l(wèi)attice系列或altera系列芯片的開發(fā)設(shè)計經(jīng)驗;3、至少會一種PCB設(shè)計開發(fā)軟件;4、2年以上Verilog編程經(jīng)驗者優(yōu)先;5、有板卡設(shè)計、機器視覺系統(tǒng)信號設(shè)計經(jīng)驗者優(yōu)先;6、有強烈的責(zé)任心、...
  • 高級FPGA開發(fā)工程師【

    19-30萬 | 上海-閔行區(qū) | 本科 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    職位描述:1、與市場人員或客戶進(jìn)行溝通,對驅(qū)動、底軟的功能和接口定義進(jìn)行規(guī)劃;2、開發(fā)FPGA上的驅(qū)動及底軟,主要涉及高速總線/網(wǎng)絡(luò)協(xié)議的配置、調(diào)試和封裝;2、承擔(dān)SoC的硬件設(shè)計和通信協(xié)議開發(fā)、封裝;3、參與客戶現(xiàn)場的調(diào)試工作,對調(diào)試現(xiàn)場出現(xiàn)的問題能夠進(jìn)行總結(jié),并向客...
  • FPGA工程師

    10-18萬 | 上海市 | 本科 | 1年以下

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    崗位要求:1、微電子、電子工程、通信及相關(guān)專業(yè)本科或以上學(xué)歷2、精通C/C++/Verilog HDL,熟悉常用開發(fā)和軟件仿真工具3、熟悉a/Xilinx/Lattice器件,熟悉Quartus/ISE、Modelsim、Synplify等相關(guān)開發(fā)、仿真、綜合軟件;4、...
  • FPGA平臺研發(fā)工程師

    面議 | 北京市 | 本科 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    職位描述:1.負(fù)責(zé)在FPGA平臺上實現(xiàn)/優(yōu)化基于神經(jīng)網(wǎng)絡(luò)的自動駕駛模塊任職要求:1.具有3年以上FPGA平臺開發(fā)經(jīng)驗2.具有FPGA平臺數(shù)值運算庫的開發(fā)和優(yōu)化經(jīng)驗3.對于機器學(xué)習(xí)/模式識別/神經(jīng)網(wǎng)絡(luò)有基本的了解
  • 數(shù)字電路設(shè)計工程師(FPG...

    面議 | 上海市 | 碩士 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    職責(zé)描述:1. 起草FPGA設(shè)計的策略,規(guī)范和開發(fā)計劃;2. 開發(fā)FPGA驗證環(huán)境和測試用例;3. 完成從ASIC到FPGA的RTL代碼轉(zhuǎn)換、驗證和集成工作;4. 參與FPGA系統(tǒng)調(diào)試;5. 跟進(jìn)FPGA原型驗證方法學(xué)的演進(jìn),參與設(shè)計完善FPGA設(shè)計流程。任職要求:1....
  • FPGA固件工程師

    36-43萬 | 北京市 | 本科 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    工作職責(zé)包括(但不限于):1. 負(fù)責(zé)FPGA模塊的固件設(shè)計、編程、仿真、調(diào)試、優(yōu)化;2. 根據(jù)項目需求進(jìn)行FPGA的時序設(shè)計和分析,測試、維護(hù)已有邏輯。3. 按照醫(yī)療器械的設(shè)計規(guī)范,編寫研發(fā)過程的技術(shù)文檔。任職要求:1.具有豐富的FPGA/CPLD設(shè)計和實現(xiàn)的專業(yè)知識和...
  • FPGA工程師

    11-17萬 | 濟(jì)南市 | 本科 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    崗位職責(zé)描述1.負(fù)責(zé)FPGA功能模塊方案設(shè)計;2.負(fù)責(zé)FPGA軟件代碼編寫、模塊設(shè)計及仿真;3.負(fù)責(zé)歸檔FPGA開發(fā)的方案、設(shè)計、測試、使用文檔。任職資格1、本科及以上學(xué)歷,通訊專業(yè)、電子信息或者自動化專業(yè)2、FPGA,CPLD開發(fā)3年以上工作經(jīng)驗3、了解常用元器件基本...
  • 圖像處理FPGA工程師

    11-18萬 | 上海-浦東新區(qū) | 本科 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    職責(zé)描述:1、負(fù)責(zé)FPGA開發(fā)、仿真及調(diào)試,能分析并解決開發(fā)過程中的實際問題。2、基于FPGA的圖像處理算法設(shè)計與驗證。3、配合軟硬件同事完成相關(guān)工作。4、撰寫相關(guān)文檔。任職要求:1、通信、電子、計算機、自動化等相關(guān)專業(yè),本科以上學(xué)歷,三年以上FPGA開發(fā)工作經(jīng)驗。2、...
  • 高級FPGA開發(fā)工程師(

    19-30萬 | 上海-閔行區(qū) | 本科 | 1-3年

    發(fā)布于:2023-11-27 | 投遞后:10天內(nèi)反饋

    職位描述:1、與市場人員或客戶進(jìn)行溝通,對驅(qū)動、底軟的功能和接口定義進(jìn)行規(guī)劃;2、開發(fā)FPGA上的驅(qū)動及底軟,主要涉及高速總線/網(wǎng)絡(luò)協(xié)議的配置、調(diào)試和封裝;2、承擔(dān)SoC的硬件設(shè)計和通信協(xié)議開發(fā)、封裝;3、參與客戶現(xiàn)場的調(diào)試工作,對調(diào)試現(xiàn)場出現(xiàn)的問題能夠進(jìn)行總結(jié),并向客...
巴东县| 凭祥市| 彭阳县| 文成县| 泽州县| 三原县| 灵宝市| 拜泉县| 府谷县| 葫芦岛市| 宽甸| 阳泉市| 吴江市| 镇巴县| 安溪县| 庄浪县| 昌黎县| 江源县| 响水县| 盐山县| 嘉峪关市| 定边县| 永福县| 灌南县| 乌鲁木齐市| 吴旗县| 常州市| 天峨县| 呼和浩特市| 开远市| 沙河市| 邓州市| 萨嘎县| 涟水县| 安阳市| 丹江口市| 全州县| 临桂县| 桂平市| 清镇市| 丰都县|